# PCT WELTORGANISATION FÜR GEISTIGES EIGENTUM Internationales Büro INTERNATIONALE ANMELDUNG VERÖFFENTLICHT NACH DEM VERTRAG ÜBER DIE INTERNATIONALE ZUSAMMENARBEIT AUF DEM GEBIET DES PATENTWESENS (PCT)

(51) Internationale Patentklassifikation 7:

H01R 12/04, 13/66, 13/719

(11) Internationale Veröffentlichungsnummer:

WO 00/16446

(43) Internationales

Veröffentlichungsdatum:

23. März 2000 (23.03.00)

(21) Internationales Aktenzeichen:

PCT/DE99/02785

(22) Internationales Anmeldedatum: 2. September 1999 (02.09.99)

(30) Prioritätsdaten:

198 41 459.5

10. September 1998 (10.09.98) DE

(71) Anmelder (für alle Bestimmungsstaaten ausser US): SIEMENS AKTIENGESELLSCHAFT [DE/DE]; Wittelsbacherplatz 2, D-80333 München (DE).

(72) Erfinder; und

(75) Erfinder/Anmelder (nur fibr US): BELAU, Horst [DE/DE]; Gabriele Münster Weg 2, D-84085 Langquaid (DR). HELD, Joachim [DE/DE]; Schönwerthstrasse 56, D-81739 München (DE), REINDL, Hartwig [DE/DE]; Nürnberger Strasse 8, D-80537 Feucht (DB). MEYER, Wolfram [DE/DE]; Asamstrasse 36, D-93051 Regensburg (DE).

AKTIENGE-(74) Gemeinsamer Vertreter: SIEMENS SELLSCHAFT: Postfach 22 16 34, D-80506 München (81) Bestimmungsstaaten: JP, KR, US, europäisches Patent (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).


#### Veröffentlicht

Mit internationalem Recherchenbericht.

Vor Ablauf der für Änderungen der Ansprüche zugelassenen Frist; Veröffentlichung wird wiederholt falls Anderungen eintreffen.

(54) Title: PRINTED CIRCUIT BOARD ARRANGEMENT WITH A MULTIPOLE PLUG-IN CONNECTOR

(54) Bezeichnung: LEITERPLATTENANORDNUNG MIT MEHRPOLIGEM STECKVERBINDER



#### (57) Abstract

A printed circuit board arrangement with a multipole plug-in connector (1) is fitted with plug pins that are respectively fixed to signal conductor tracks in a parallel position with respect to a printed circuit board layer (3). The signal conductor tracks (4) are arranged in a substantially parallel position and are alternately mounted side to side with ground conductor tracks (6). A ground screening surface (11) is also provided an adjacent layer (10) of the printed circuit board.

#### (57) Zusammenfassung

Eine Leiterplattenanordnung mit mehrpoligem Steckverbinder (1) weist parallel zur Platinenlage (3) auf den jeweiligen Signalleiterbahnen (4) befestigte Steckerpins (8) auf, wobel die Signalleiterbahnen (4) im wesentlichen parallel und wechselweise Seite-an-Seite mit Masseleiterbahnen (6) angeordnet sind. Ferner ist eine Masseschirmfläche (11) auf einer benachbarten Platinenlage (10) vorgesehen.

### LEDIGLICH ZUR INFORMATION

Codes zur Identifizierung von PCT-Vertragsstaaten auf den Kopfbögen der Schriften, die internationale Anmeldungen gemäss dem PCT veröffentlichen.

AL.	Albanien	BS	Spanien	LS	Lesotho	SI	Slowenien
AM	Amenien	FI	Spanieri Finnland	LT	Litanen	SK	Slowakei
	Österreich	PR	Frankreich	LU	Luxemburg	SN	Senegal
AT	*				_	SZ	Swasilend
AU	Australien	GA	Gabun	LV	Lettland		
AZ	Aserbaidschan	GB	Vereinigtes Königreich	MC	Monaco	TD	Techzd
BA	Bomien-Herzegowina	GE	Georgian	MD	Republik Moldau	TG	Togo
BB	Barbedos	GH	Ghana	MG	Madagaakar	T.J	Tadschikistan
BE	Belgien	GN	Ouinca	MK	Die ehemalige jugoslawische	TM	Turkmenistan
BF	Burkina Paso	GR	Griechenland		Republik Mazedonien	TR	Türkei
BĠ	Bulgarien	HU	Ungarn	ML	Mali	TT	Trinidad und Tobago
BJ	Benin	E	Irland	MN	Mongolei	UA	Ukraine
BR	Brasillen	IL	Israel	MR	Mauretanien	UG	Uganda
BY	Belarus	19	Island	MW	Malawi	US	Vereinigte Staaten von
CA	Kangdu	11	Ralien	MX	Mexiko		Amerika.
CF	Zentralafrikanische Republik	JP.	Japan	NE	Niger	UZ	Usbekisten
CG	Kango	KB	Kenia	NL	Niederlande	VN	Vietnam
CH	Schweiz	KG	Kirgisistan	NO	Norwegen	YU	Jugoslawien
CI	Côte d'Ivoire	KР	Demokratische Volksrepublik	NZ	Neusceland	Z₩	Zimbebwe
CM	Kamenin		Korea	PL	Polen		
CN	China	KR	Republik Korea	PT	Portugal		
CU	Kuba.	KZ	Kasachsten	RO	Rumänlen		
CZ	Tachechische Republik	LC	St. Lucia	RU	Russische Püderation		
DE	Deutschland	Ц	Liechtenstein	SID	Sudan		
DK	Diremark	LX	Sri Lanka	SK.	Schweden		
ER	Retland	LR	Liberia	SG	Singapur		

1

Beschreibung

Leiterplattenanordnung mit mehrpoligem Steckverbinder

5 Die Erfindung betrifft eine Leiterplattenanordnung mit mehrpoligem Steckverbinder mit den im Oberbegriff des Anspruches 1 angegebenen Merkmalen.

Die der Erfindung zugrundeliegende Problematik bezieht sich 10 sowohl auf die Abschirmung von elektronischen Baugruppen gegen hochfrequente elektromagnetische Strahlungen von außen, wie z.B. Hochfrequenzeinstreuungen von Sendern oder Störungen durch Zünd- und Entladungsvorgänge, als auch auf die Verringerung der Emission von Hochfrequenz von der Baugruppe 15 selbst, wie z. B. Hochfrequenz-Störströme auf den Versorqungsleitungen aufgrund von Microcontrollern in der Baugruppe. Während die gesamte Schaltungsanordnung als solche durch ein Metallgehäuse relativ einfach abgeschirmt werden kann, stellen dabei die das Gehäuse durchsetzenden Anschlüsse der Schaltung besondere Problemzonen dar. Zur Abschirmung werden 20 dort entweder die Durchführungen der Anschlüsse durch Realisierung sogenannter Filter-Steckverbinder möglichst gut schirmend ausgeführt, wie dies beispielsweise in dem Fachaufsatz "Filter-Steckverbinder für die elektromagnetische Ent-25 störung" von Matthias Weber und Hans-Peter Mayr (ATZ Automobiltechnische Zeitschrift 91 (1989), Seiten 588 bis 591) beschrieben ist. Dieser Steckverbinder ist als Planar-Tiefpaßfilter in Dickschichttechnik ausgebildet und weist voneinander durch eine dielektrische Schicht getrennte Signal- und 30 Masseelektroden auf, die einander überlappen. Insoweit ist der Filter-Steckverbinder gemäß dem genannten Fachaufsatz relativ komplex aufgebaut.

In der EP 0 563 071 Bl ist ein gegen Hochfrequenz abschirmen-35 des Gehäuse einer Schaltung, z. B. für die Steuerschaltung eines Air-Bags eines Fahrzeuges, beschrieben, bei der die

WO 00/16446

PCT/DE99/02785

Durchführung der Steckerstifte über einen vom übrigen Gehäuse getrennten und abgeschirmten Vorraum erfolgt.

2

Aus der WO 95/33291 A1 ist schließlich ein oberflächenmontierter Steckverbinder bekannt, bei dem die Steckerpins mit ihren abgekröpften platinenseitigen Enden flächig auf den entsprechenden Leiterbahnen der Platine aufgelötet sind.

Schließlich ist es auf dem einschlägigen technischen Gebiet 10 üblich, zur Abschirmung von hochfrequenten Störungen Kondensatoren zwischen die ein- und ausgangsseitigen Signalleiterbahnen und entsprechende Masseleiterbahnen einer Leiterplattenanordnung zu setzen. Dabei können - wie dies beispielsweise auch in der bereits erwähnten EP 0 563 071 B1 zu sehen ist 15 - die Steckerpins senkrecht auf die Platine zulaufen und in entsprechenden Kontaktbohrungen mit einer Signalleiterbahn verlötet sein. An diese Signalleiterbahnen sind jeweils Kondensatoren mit ihrem einen Anschlußpol angeschlossen, wobei der andere Anschlußpol auf einer gemeinsamen Massebahn liegt, 20 die parallel vor dem Stecker liegt. Bei dieser Anordnung ist die Plazierung der Kondensatoren und die erzielbare Abschirmwirkung problematisch.

Aus der JP 8-306410 A ist bekannt, plattenartige Leiterenden 25 auf einer Endfläche von parallelen Streifenleitern anzuordnen. Nur ein Teil des Leiterendes ragt aus einem Dielektrikum hervor, das einen Abschnitt des Leiterendes einbettet.

Aus der JP 9-46006 A ist eine Anordnung mit parallelen Mi30 krostreifenleitern bekannt, zwischen denen eine Masseleitung
angeordnet ist. Die Leiter sind auf einem Dielektrikum angeordnet, das mit einer Masseschicht versehen ist. Die Masseleitung ist mit der Masseschicht verbunden.

Die DE 44 00 160 Al betrifft eine Leiterplatte für ein Bussystem mit einer Vielzahl von Anschlußstellen für Leitungen, die an den Bus angekoppelt werden sollen. Eine Leiterfläche

WO 00/16446

3

PCT/DE99/02785

ist als Massefläche ausgebildet, die mit keinem anderen Potential des Systems verbunden ist. Die Anschlußstellen sind mit Filterkondensatoren versehen.

5 Die JP 1-138786 A offenbart einen integrierten Schaltkreis mit einer Abschirmschicht, die die signalführenden Leiter dreidimensional umgibt.

Der Erfindung liegt demgemäß die Aufgabe zugrunde, eine Leiterplattenanordnung mit mehrpoligem Steckverbinder der gattungsgemäßen Art so weiterzubilden, daß unter Erzielung einer
guten Abschirmwirkung eine konstruktiv einfache und kompakte
Ausgestaltung des Steckverbinders erreicht wird.

15 Diese Aufgabe wird durch die im Kennzeichnungsteil des Anspruches 1 angegebenen Merkmale gelöst. So beansprucht der Steckverbinder durch die parallel zu einer Platinenlage aufliegende Befestigung der Steckerpins auf der jeweiligen Signalleiterbahn in Höhenrichtung zur Platine keinen nennens-20 werten Raum, was der Kompaktheit besonders zugute kommt. Für eine qute Abschirmwirkung sorgt die wechselweise Seite-an-Seite-Anordnung der Signal- und Masseleiterbahnen auf der Platinenlage und die zusätzlich vorgesehene Masseschirmfläche auf einer benachbarten Platinenlage. Hierbei ist von Vorteil, 25 daß alle Leiterbahnen und die Masseschirmfläche in üblicher Fertigungstechnologie für das Aufbringen von Leiterbahnen auf Platinen, also ohne zusätzlichen Fertigungsaufwand angebracht werden können. Insgesamt sind also alle Komponenten im Stekkerbereich optimal zu plazieren, was in der Praxis zu einer 30 Verbesserung der sogenannten elektromagnetischen Verträglichkeit bezüglich Ein- und Abstrahlung um mehr als 20 dB führen kann. Ferner kann die beim Stand der Technik vorgesehene Schirmkammer - z. B. der in der EP 0 563 071 Bl beschriebene Vorraum zur Durchführung der Steckerpins - komplett entfal-

35 len.

4

Bevorzugte Ausführungsformen der Erfindung sind in den Unteransprüchen angegeben.

Ein Ausführungsbeispiel einer erfindungsgemäßen Leiterplattenanordnung mit mehrpoligem Steckverbinder wird im folgenden anhand der beigefügten Zeichnungen näher erläutert. Es zeigen:

- Fig. 1 eine schematische ausschnittsweise Draufsicht auf eine Leiterplattenanordnung mit mehrpoligem Steckverbinder, und
  - Fig. 2 einen Schnitt durch die Anordnung entlang der Schnittlinie II-II nach Fig. 1.

15

20

25

In den Zeichnungen ist eine zweilagige Platine 1 mit einem Substrat aus PCB-Material ausschnittsweise im Bereich eines mehrpoligen Steckverbinders 2 gezeigt. Auf der obengelegenen Platinenlage 3 sind drei Signalleiterbahnen 4.1, 4.2, 4.3 rechtwinklig bis an den Rand 5 der Platine 1 parallel mit Abstand zueinander herangeführt. Zwischen den Signalleiterbahnen 4.1, 4.2. bzw. 4.2, 4.3 und neben den äußeren Signalleiterbahnen 4.1, 4.3 sind Seite an Seite und parallel mit diesen Leiterbahnen die Masseleiterbahnen 6.1, 6.2, 6.3, 6.4 wechselweise mit diesen Signalleiterbahnen 4 angeordnet. Die Masseleiterbahnen 6 enden in einem Abstand 7 vom Rand 5 der Platine 1.

Auf der Platinenlage 3 liegen flach und parallel zu den Si30 gnalleiterbahnen 4.1., 4.2., 4.3 Steckerpins 8.1, 8.2, 8.3
auf, die zur elektrischen Kontaktierung flächig auf den Signalleiterbahnen 4.1, 4.2, 4.3 verlötet sind. Die über den
Rand 5 hinausstehenden Enden 9 der Steckerpins 8 dienen dabei
zum Einstecken in eine entsprechenden Buchsenanordnung.

35

Wie insbesondere aus Fig. 2 deutlich wird, ist auf der der oberen Platinenlage 3 abgewandten unteren Platinenlage 10 ei-

5

PCT/DE99/02785

ne Masseschirmfläche 11 vorgesehen, die den von den Signal- 4 und Masseleiterbahnen 6 eingenommenen Flächenbereich überdeckt. Dies wird aus der in Fig. 1 strichpunktiert eingezeichneten Kontur 12 der Masseschirmfläche 11 deutlich. Die Masseschirmfläche 11 ist mit jeder Masseleiterbahn 6.1, 6.2, 6.3 und 6.4 mehrmals über Durchkontaktierungen 13 durch die Platine 1 elektrisch verbunden. Die Masseschirmfläche kann auch auf einer Innenlage bei mehrlagigen Platinen realisiert sein.

10

15

20

WO 00/16446

Wie der Übersichtlichkeit halber nur in einem Beispiel in Fig. 1 dargestellt ist, ist zwischen der Signalleiterbahn 4.1 und der Masseleiterbahn 6.1 auf der dem Steckerpin 8.1 abgewandten Seite des Steckverbinders 2 ein Filterkondensator 14 geschaltet. Durch solche Filterkondensatoren 14 zwischen entsprechenden Signal-Masseleiterbahn-Paaren am Ende der Masseleiterbahnen 6 werden niederimpedante, bis in den hohen Frequenzbereich wirkende parasitäre Kapazitäten zwischen den Signalleiterbahnen 4 und Masseleiterbahnen 6 aufgebaut. Die Kopplungswege für hochfrequente Störungen beschränken sich damit hauptsächlich auf den Bereich zwischen den Signalleiterbahnen 4 und den dazwischen und darunterliegenden Massebereichen in Form der Masseleiterbahnen 6 und Masseschirmfläche 11 im Bereich des Steckverbinders 2.

25

30

Zur Verbesserung der Abschirmungseigenschaften kann schließlich – in den Zeichnungen strichliert angedeutet – noch eine
Abschirmplatte 15 vorgesehen sein, die die Signalleiterbahnen
4.1, 4.2, 4.3 im Bereich des Steckverbinders 2 überspannt und
auf den beiden äußeren Masseleiterbahnen 6.1, 6.4 befestigt
und elektrisch damit verbunden ist.

Es ist darauf hinzuweisen, daß bei mehrlagigen oder sogenannten Multilayer-Platinen entsprechende Signalleiterbahnen und Masseleiterbahnen auf den jeweils äußeren Platinenlagen 3, 10 angeordnet sein können. Die Masseschirmfläche 11 befindet

6

sich dann auf einer oder beiden der diesen beiden Steckverbinderbereichen benachbart liegenden inneren Platinenlagen.

7

# Patentansprüche

- Leiterplattenanordnung mit mehrpoligem Steckverbinder, umfassend
- 5 A. eine mindestens zweilagige Platine (1),
  - B. mehrere Signalleiterbahnen (4) im Randbereich einer Platinenlage (3),
  - C. mehrere, jeweils einer Signalleiterbahn (4) zugeordnete Steckerpins (8),
- D. den Signalleiterbahnen (4) zugeordnete Masseleiterbahnen (6) auf der Platinenlage (3), und
  - E. mindestens einen Filterkondensator (14) zwischen Signal- (4) und Masseleiterbahnen (6), gekennzeichnet durch,
- 15 F. eine zur Platinenlage (3) parallel aufliegende Befestigung der Steckerpins (8) auf der jeweiligen Signalleiterbahn (4),
  - G. eine zueinander im wesentlichen parallele, wechselweise Seite-an-Seite-Anordnung der Signal-(4) und Masseleiterbahnen (6) auf der einen Platinenlage (3), und
  - H. eine den Flächenbereich der Signal-(4) und Masseleiterbahnen (6) überdeckende Masseschirmfläche (11) auf einer benachbarten Platinenlage (10).

25

30

35

20

- 2. Leiterplattenanordnung mit Steckverbinder nach Anspruch 1, dadurch gekennzeichnet, daß die Masseleiterbahnen (6) und die Masseschirmfläche (11) über Durchkontaktierungen (13) durch die Platine (1) elektrisch miteinander verbunden sind.
- 3. Leiterplattenanordnung nach Anspruch 2, dadurch gekennzeichnet, daß jede Masseleiterbahn (6) über mehrere Durchkontaktierungen (13) mit der Masseschirmfläche (11) elektrisch verbunden ist.

WO 00/16446


5


10

8

PCT/DE99/02785

- 4. Leiterplattenanordnung mit Steckverbinder nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Filterkondensatoren (14) auf der den Steckerpins (8) abgewandten Seite der Signalleiterbahnen (4) zwischen die Masse- und Signalleiterbahnen (6, 4) geschaltet sind.
- 5. Leiterplattenanordnung mit Steckverbinder nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Seite-an-Seite-Anordnung von Signal- (4) und Masseleiterbahnen (6) von einer Abschirmplatte (15) überdeckt ist, die auf der der Masseschirmfläche (11) abgewandten Seite der Signal- (4) und Masseleiterbahnen (6) angeordnet ist.
- 15 6. Leiterplattenanordnung mit Steckverbinder nach Anspruch 5, dadurch gekennzeichnet, daß die Abschirmplatte (15) auf den beiden äußeren der Masseleiterbahnen (6.1, 6.4) befestigt und elektrisch damit verbunden ist.
- 7. Leiterplattenanordnung mit Steckverbinder nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß bei mehrlagigen Platinen Steckerpins mit zugeordneten Signal- und Masseleiterbahnen auf den beiden äußeren Platinenlagen angeordnet sind, wobei mindestens eine zugehörige Masseschirmfläche auf den inneren Platinenlagen angeordnet ist.





# INTERNATIONAL SEARCH REPORT

In allocal Application No PCT/DE 99/02785

IPC 7	H01R12/04 H01R13/66 H01R13/	719	
According to	pirternational Patent Classification (IPC) or to both national classific	aton and IPC	
B. PELDO	SEARCHED		
Minimum de IPC 7	commentation essented (classification system followed by dessification HO1R HO5K	ion symbols)	
Documents	ion searched other then minimum documentation to the extent that	such documents are included in the fields as	erched
Electronic d	ats base consulted dusing the international eserch (name of data be	see end, where practical, search terms used	
C. DOCUM	ENT'S CONFIDENCED TO BE RELEVANT		
Category *	Citation of document, with indication, where appropriate, of the re	levert passagee	Relevant to alake No.
X	WO 98 06243 A (DYCONEX PATENTE ; WALTER (CH); MARTINELLI MARCO (C 12 February 1998 (1998-02-12)		1,2
A	page 11, line 5 - line 21; figure	es 10,11	3,5–7
X	DE 44 00 160 A (WUERTH ELEKTRONII CO KG) 6 July 1995 (1995-07-06)	K GMBH &	1
A	the whole document		4
A	US 5 736 910 A (HATCH DAVID ET 7 April 1998 (1998—04—07) column 3, line 45 —column 8, line		1,4
A	DE 44 25 803 A (SIENEHS AG OESTE 16 February 1995 (1995-02-16) figure 7	RREICH)	1
Put	her documents are listed in the continuation of box C.	X Peters femily members are feled	in annex.
"A" docume consider the consider the consider the construction of	segories of cited documents:  ant defining the general state of the art which is not lead to be of paticular relevance to the description of paticular relevance to the international late of the published on or after the international late of the published on paticity olaim(a) or is cited to establish the published of date of another in or other special research (as epoclised) and referring to an oral disclosure, use, exhibition or means are published prior to the international (filing date but has the plantly date clothand.)	"I" later document published after the into or priority date and not in condict with ched to understand the principle or the invention." "X" document of puriodiar relevance; the constant be considered novel or cannot involve an inventive stap when the deciment of puriodiar relevance; the constant be considered to involve an indecument is combined with one or meets, such combination being obvious in the set.  "L" document member of the same patent	eary underlying the islaned invention the considered to current is taken alone leatned invention ventire step when the pre-other such docu— us to a person skilled
	extual completion of the international search 7 February 2000	Date of mailing of the international sec 24/02/2000	arch report
Name and	mailing address of the ISA European Patent Office, P.B. 5818 Patentisen 2 EL - 2280 HV Fillendik Tel. (+31-70) 340-2040, Th. 31 651 epo ni, Faz: (+81-70) 340-3016	Authorized officer Salojärvi, K	

### INTERNATIONAL SEARCH REPORT

information on patent family members

ex atomic Application No PCT/DE 99/02785

Petent document cited in search report		Publication date	Patent family member(s)		Publication data	
WO 9806243 A		12-02-1998	EP 0916237 A			
DE 4400160	A	06-07-1995	NONE			
US 5736910	A	07-04-1998	AU CA CN EP WO	1150997 A 2238305 A 1202278 A 0862803 A 9719498 A	11-06-1997 29-05-1997 16-12-1998 09-09-1998 29-05-1997	
DE 4425803	A	16-02-1995	NONE			

Posts POT/SPAR10 (patient tearly arrived) (July 1998)

# INTERNATIONALER RECHERCHENBERICHT

PCT/DE 99/02785

A KLASSI IPK 7	HO1R12/04 HO1R13/66 HO1R13/7	719	
	formationalen Petenthiasetflusten (IPK) oder nach der nationalen Klas	elitization und der EPK	
	RCHERTE GIBBLETË rier Mindestprijfetoff (Klassifikationesystem und Klassifikationesymbo	46.1	
	HOIR HOSK		
Recheronics	rts eber nicht zum Mindestprüfetoff gehörende Veröfferflichungen, so	well dose unter die recherchierten Gabiete	talen
	er Internationalen Rooherohe konsultierte elektrurische Duterbenk (N	azne der Datardiunk und evil. venvendete i	Buchbegiffe)
	SINTLICH ANGEREHENE UNTERLAGEN		<del></del>
Kategorie*	Bezeichnung der Veröffentlichung, soweit erforderlich Unter Angeb	e der in Betrecht kommenden Telle	Betz. Anspruch Nz.
x	WO 98 06243 A (DYCONEX PATENTE ;S WALTER (CH); MARTINELLI MARCO (CH 12. Februar 1998 (1998–02–12)		1,2
A	Seite 11, Zeile 5 - Zeile 21; Abb	of 1 dungen	3,5–7
x	DE 44 00 160 A (WUERTH ELEKTRONIK CO KG) 6. Juli 1995 (1995-07-06)	COMBH &	1
A	das ganze Dokument		4
<b>A</b>	US 5 736 910 A (HATCH DAVID ET A 7. April 1998 (1998-04-07) Spalte 3, Zeile 45 -Spalte 8, Zei		1,4
۸	DE 44 25 803 A (SIEMENS AG DESTER 16. Februar 1995 (1995-02-16) Abbildung 7	REICH)	1
	hire Veröffertilichungen eind der Fortsetzung von Feld C zu einnen	X Siehe Anhang Patentieralie	
"A" Veröfter aber n "E" Shorte Armel "L" Veröfter andere and or ausger "O" Veröffe chre B "P" Veröffe dam b	nen zu isseen, oder durch die des Veröffenflohungsdeltum eher nei im Recherchenbesicht genemmten Veröffenführung belegt werden der die aus einem enderen besonderen Grund engegeben ist (wie rüffehung, die sich auf eine milndliche Offenbanung, iemutzung, eine Ausstellung oder endere Maßnehman bezieht neißehung, die vor dem interendomselen Anmeldedehtun, aber nach sonspruchten Priodiffiedeltun veröffentlicht worden ist	diese Verbindung für einen Fedenann "&" Veröffenstchung, die Mitglied dereelben	tworden iet und mit der zum Versteilndrie des der oder der ihr zugrundellegenden Aung die beenspruchte Erfindung stung nicht ele neu oder euf driet werden ausg die beenspruchte Erfindung zit berufend betrechtet oher oder neufen verbindung gebrecht wird und mehellegend iet
	Abeolituses der Internetionalen Recherche	Absendedatum des Internationalen Re 24/02/2000	oherchenbedichts
	7. Februar 2000	24/UZ/ZUUU Bevolkniichtigter Bediensteter	
	Europilisches Peterburt, P.B. 5515 Peterlisen 2 NL 2250 HV Fijerdit Tel. (+81-70) 540-2040, Tx. 31 651 epo ni, Fax: (+51-70) 340-8018	Salojärvi, K	

1

# INTERNATIONALER RECHERCHENBERICHT

Angeben zu Veröffentlichungen, die zur seiben Petentlemilie gehören

n atometee Akteriotischen PCT/DE 99/02785

im Recherohenbericht angeführles Pateradokument		Detum der Veröffentlichung	Mitglied(er) der Patentfamilie		Datum der Veröffentlichung
WO 98062	3 A	12-02-1998	EP	0916237 A	19-05-1999
DE 44001	50 A	06-07-1995	KEINE		
US 57369	lO A	07041998	AU CA CN EP WO	1150997 A 2238305 A 1202278 A 0862803 A 9719498 A	11-06-1997 29-05-1997 16-12-1998 09-09-1998 29-05-1997
DE 44258	)3 A	16-02-1995	KEIN	E	